



(11) Publication number:

10198726 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 09256929

(51) Intl. Cl.: G06F 17/50 H01L 21/82

(22) Application date: 22.09.97

(30) Priority:

25.09.96 US 96 719610

(43) Date of application publication:

31.07.98

(84) Designated contracting states:

(71) Applicant: VLSI TECHNOL INC

(72) Inventor: DOCKSER KENNETH A EHMANN GREGORY E

(74) Representative:


(54) METHOD AND DEVICE FOR EFFICIENTLY MOUNTING COMPOUND FUNCTION BLOCK IN DESIGN OF INTEGRATED CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To protect a developer of compound function block design concerning intellectual ownership in a certain degree and to efficiently execute a compound function block.

SOLUTION: A hardware description language(HDL) template is generated (S90), the HDL templates more than one are developed by generating a parameter file and a parameter check file for the HDL template, a design specification to be used for generating the HDL for synthesization is developed (S91), the HDL for synthesization is generated and while using the design specification and the HDL template, a net list for macro blocks more than one is generated (S92).

COPYRIGHT: (C)1998,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-198726

(43)公開日 平成10年(1998) 7月31日

(51) Int.Cl.6

識別記号

FΙ

G06F 17/50

HO1L 21/82

G06F 15/60

654K

H01L 21/82

C

審査請求 未請求 請求項の数20 OL (全 21 頁)

(21)出願番号

特願平9-256929

(22)出願日

平成9年(1997)9月22日

(31)優先権主張番号 08/719610

(32)優先日

1996年 9 月25日

(33)優先権主張国

米国(US)

(71)出願人 595173488

ヴィエルエスアイ テクノロジー インコ

ーポレイテッド

アメリカ合衆国 カリフォルニア州

95131 サン ホセ マッケイ ドライブ

1109

(72)発明者 ケネス エー. ダックサー

アメリカ合衆国, カリフォルニア州,

サン ノゼ, テラ カタ コート 3132

(72)発明者 グレゴリー イー. エマン

アメリカ合衆国、 イリノイ州、 スリー

ピー ホロウ, スーレイ レーン 825


(74)代理人 弁理士 長谷川 芳樹 (外5名)

(54) 【発明の名称】 集積回路の設計において複合機能ブロックを効率的に実装する方法及び装置

(57)【要約】

【課題】 複合機能ブロック設計の開発者に対してある 程度の知的所有権に関する保護を与えると共に、複合機 能ブロックを効率的に実施すること。

【解決手段】 本発明に係る方法は、HDLテンプレー トを生成し、HDLテンプレートのためのパラメタファ イル及びパラメタチェックファイルを生成することによ り、1つ以上のHDLテンプレートを開発し、合成用H DLの生成に際して用いるための設計仕様を開発し、合 成用HDLを生成し、設計仕様、及びHDLテンプレー トを使用して1つ以上のマクロブロックのためのネット リストを生成する。



【特許請求の範囲】

5 5

【請求項1】 コンバイルツールを用いて集積回路設計 を開発するための方法であって、

- (A) (a) ハードウェア記述言語テンプレートを生成 するとともに、(b) 前記ハードウェア記述言語テンプ レートのためのパラメタファイル及びパラメタチェック ファイルを生成することにより、1個以上の前記ハード ウェア記述言語テンプレートを開発するステップと、
- (B) 合成用ハードウェア記述言語の生成に際して用い るための設計仕様を開発するステップと、
- (C) 前記合成用ハードウェア記述言語を生成するステ
- (D) 前記設計仕様及び前記ハードウェア記述言語テン プレートを使用して1個以上のマクロブロックのための ネットリストを生成するステップと、

を備える方法。

【請求項2】 前記ネットリストを合成するステップ と、

合成された前記ネットリストを用いてレイアウトを生成 するステップと、

を更に備える請求項1記載の方法。

【請求項3】 合成用に生成された前記ハードウェア記 述言語は、前記ハードウェア記述言語で定義されていな い1個以上のマクロブロックをインスタンス化する、請 求項1記載の方法。

【請求項4】 前記マクロブロックのための前記ネット リストを生成する前記ステップは、前記設計仕様に基づ いて前記マクロブロックを目標ライブラリに直接コンパ イルするステップを含んでいる、請求項1記載の方法。

【請求項5】 前記合成用ハードウェア記述言語は、前 30 記設計仕様に関連付けられたパスワードのユーザ入力に 基づいて前記設計仕様から生成される、請求項1記載の 方法。

【請求項6】 前記設計仕様を開発する前記ステップ は、前記パラメタファイルに含まれる情報を使用して、 ユーザからの入力を受け取るように構成されているメニ ユーを生成するステップ、及び前記メニューを表示する ステップを含んでいる、請求項1記載の方法。

【請求項7】 前記設計仕様を開発する前記ステップ は、前記パラメタチェックファイルに含まれる情報を使 40 用して前記パラメタファイルに含まれるパラメタの範囲 を検査するステップを更に含んでいる、請求項6記載の 方法。

【請求項8】 前記合成用ハードウェア記述言語を生成 する前記ステップは、

前記ハードウェア記述言語テンプレートを暗号化するス

この暗号化済ハードウェア記述言語テンプレートを解読 するステップと、

るステップと、

を含んでいる、請求項1記載の方法。

【請求項9】 前記解読済ハードウェア記述言語テンプ レートによって呼び出された1個以上の従属暗号化済ハ ードウェア記述言語テンプレートを解読するステップ

前記解読済従属ハードウェア記述言語テンプレートを実 行するステップと、

を更に備えている請求項8記載の方法。

【請求項10】 前記集積回路設計に用いる1個以上の マスクを生成するステップを更に備える請求項1記載の 方法。

【請求項11】 請求項10に記載の方法によって形成 される集積回路。

【請求項12】 コンパイルツールを用いて集積回路を 設計する方法であって、

- (A) (a) 異なる機能を提供するために複数のハード ウェア記述言語テンプレートを生成するとともに、
- (b) 前記複数のハードウェア記述言語テンプレートの 20 ための複数のパラメタファイル及び複数のパラメタチェ ックファイルを生成することにより、前記複数のハード ウェア記述言語テンプレートを開発するステップと、
 - (B) 合成用ハードウェア記述言語の生成に際して用い るための設計仕様を開発するステップと、
 - (C) 前記合成用ハードウェア記述言語を生成するステ ップと、
 - (D) 前記設計仕様及び前記複数のハードウェア記述言 語テンプレートを使用して、1個以上のマクロブロック のためのネットリストを生成するステップと、

を備える方法。

【請求項13】 前記複数のハードウェア記述言語テン プレートは、1個以上の下位テンプレート、及び、その 下位テンプレートを呼び出すように構成されている1つ 以上の上位テンプレートを備えている、請求項12記載 の方法。

【請求項14】 前記複数のパラメタファイルは、前記 上位テンプレートに関連する第1のパラメタ、及び前記 下位テンプレートに関連する第2のパラメタを備えてい る、請求項13記載の方法。

【請求項15】 前記合成用ハードウェア記述言語を生 成する前記ステップは、

前記上位テンプレートを暗号化するステップと、

前記下位テンプレートを暗号化するステップと、

前記上位テンプレートを解読するステップと、

前記下位テンプレートを解読するステップと、

前記下位テンプレートを実行するように構成されている 前記上位テンプレートを実行するステップと、

を更に含んでいる、請求項13記載の方法。

【請求項16】 中央演算装置、及びこの中央演算装置 この解読済ハードウェア記述言語テンプレートを実行す 50 に接続されている記憶装置を有するコンピュータシステ

ムと、

集積回路設計用の設計仕様を開発する際に用いるため の、1個以上のハードウェア記述言語テンプレート、1 個以上のパラメタファイル、及び1個以上のパラメタチ エックファイルを取得する手段と、

前記設計仕様を開発する手段と、

前記設計仕様及び前記ハードウェア記述言語テンプレー トを使用して合成用ハードウェア記述言語を生成する手

前記設計仕様及び前記ハードウェア記述言語テンプレー 10 トを使用してネットリストを生成する手段と、

を備える集積回路設計ツール。

【請求項17】 前記設計仕様開発手段は、前記パラメ タファイルに含まれる情報を使用して、ユーザから入力 を受け取るように構成されているメニューを生成し、こ のメニューを表示する手段を含んでいる、請求項16記 載の集積回路設計ツール。

【請求項18】 前記設計仕様開発手段は、前記パラメ タチェックファイルに含まれる情報を使用して前記パラ メタファイルに含まれるパラメタの範囲を検査する手段 20 を更に含んでいる、請求項17記載の集積回路設計ツー

【請求項19】 前記設計仕様開発手段は、前記設計仕 様を満足させるために用いる適当なマクロを決定する手 段を更に含んでいる、請求項18記載の集積回路設計ツ ール。

【請求項20】 前記マクロ決定手段は、前記パラメタ ファイルを用いて所望のオプションセットを複数生成す る手段を含んでいる、請求項19記載の集積回路設計ツ ール。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、集積回路の設計に 関し、特に、コンパイル (compiltation) 及び合成 (sy nthesis)による集積回路の自動化設計に関する。

[0002]

【従来の技術】過去数十年にわたり、集積回路(IC) は、近代電子装置に必要不可欠なものとなってきた。

「既製」のコンポーネントを使用するよりも、カスタム ICまたはセミカスタムICを使用することがしばしば 40 望ましい。簡単な論理設計のカスタムICまたはセミカ スタムICにより、特定の性能制約または回路要求を満 たし、回路の製造を支援できるように、設計用及び製造 用の自動化システムが開発されている。自動化設計シス テムはまた、ライフサイクルの短いICや非常に複雑な ICの設計に広く用いられている。

【0003】計算機援用設計(CAD)システムの一種 として、「論理合成システム」が知られている。このよ うなシステムでは、入力、出力及びハイレベル設計記述

タに入力される。この後、合成ソフトウェアは、HDL で記述された機能を実行する論理設計を生成する。

【0004】合成を使用する一般的な集積回路設計およ び製造プロセスは、通常、レジスタトランスファレベル (RTL) のハイレベル設計記述を用いて開始される。 RTL記述は、例えば、市販のVHDLまたはVerilog-HDLといったHDLを用いて生成される。このHDL を合成されることで、HDLを用いて記述された機能を 実行するコンポーネント及びこれらのコンポーネントの 相互接続を特定する「ネットリスト」(すなわち、「ネ ット」のリスト)を生成することができる。しかしなが ら、現実のウェハ上におけるコンポーネントの配置設 計、及び配線接続のトポグラフィ(topography)は、続 く「レイアウト」段階のために残される。

【0005】従来の集積回路の製造方法10の概略が、

図1中にステップ12から始まるフローチャートによっ て記載されている。ステップ14では、一組の設計仕様 が開発される。一般的に、これらの仕様には、集積回路 全体の性能、及び特定の機能、寸法、及びチップ上にお けるコンポーネントの配置特徴が含まれていても良い。 【0006】論理設計者は、HDLを用いてステップ1 6にて設計される論理のRTL記述を生成する。共通ハ ードウェア記述言語には、前述のVHDL及びVerilog-HDLが含まれるが、他の好適な言語(例えば、開発者 が知的所有権を保持するHDL)も使用することができ る。この後、設計のRTL記述は、ステップ18にてネ ットリストを合成するために用いられる。ネットリスト は、ハードウェア記述言語(HDL)によっても記述さ れ得る。ステップ20は、ネットリストの動作(behavi or) 及び機能(functionality)を確認し、動作及び機 能が仕様を満足しない場合には、再度、ステップ16及

【0007】前述のように、ネットリストは、接続され るコンポーネント (「セル」あるいは「モジュール」と して知られている)を特定するが、正確な配線形状(wi ringtopography)は特定しない。セルは、他のセルのピ ンと相互接続するためのピンを1本以上有している。 「ネットリスト」は、セルのピン間の接続性を定義する 「ネット」を含んでいる。換言すれば、「ネット」は、 多数のセルの電気的に等価なピンのセットであり、これ らのピンは、共通電気ノードを形成するために相互に接 続されなければならない。ネットリストにより記述され ているコンポーネント、あるいは、セルは、設計仕様を 満たす論理設計を形成する。

びステップ18を実行させる。

【0008】さらに、図1の従来のプロセスを参照する と、ステップ24にて、論理設計者は、確認済のネット リスト記述をレイアウトツール中に転送する。レイアウ トツールにより実行されるレイアウトステップ24は、 集積回路ダイまたはチップの「レイアウトエリア」上に がハードウェア記述言語(HDL)を用いてコンピュー 50 おけるセルの実際の物理的配置を決定して、ゲートアレ

イ、あるいは、標準セルを形成する。「レイアウトエリ ア | は、I C の能動部品 (active component) のために 割り当てられる領域である。レイアウトプロセスの「配 置」ステップは、数十万のゲートを有するIC用コンピ ユータワークステーション上で計算に数日を要する、非 常に時間のかかるステップである。セルのピン間の接続 または「ワイヤ」の実際の経路も、レイアウトステップ

24にて決定される。

【0009】ステップ24で生成されたカルテック中間 フォーマット (C. I.F.) データは、ステップ26におい 10 て、集積回路マスクが生成されるマスク製造ツールに転 送される。このマスクは、集積回路チップ、または、ダ イを生成するために用いられる。このマスクは、C.I.F. データを読み取るために備えられているマシン上で生成 される。このC. I.F. データは、ハードディスク、磁気テ ープ、フロッピーディスク、あるいは、他の伝達媒体を 通じてこのマシンに転送することができる。マスク生成 マシンは、ネットリストを合成するマシンの一部、ある いは、同一のマシンであっても良い。

【0010】ステップ28では、集積回路が製造され る。従来の回路製造方法は、フォトリソグラフィプロセ スにおいて、ステップ26で生成されたマスクを使用す る。チップ自体が製造されてしまうと、ダイ上の集積回 路は、外部回路に対する接続を備えなければならない。 これは、一般的に、集積回路にボンディングワイヤ及び /またはリードフレームを取り付けることによって達成 される。この後、回路は、プラスティック等のパッケー ジ材料に封入される。集積回路の設計及び製造は、30 で示されているこの時点で完了する。

【0011】集積回路がより複雑になるにつれて、論理 30 設計者には、複合機能ブロックを集積回路設計中に迅速 に実装する能力を備えていることが要求される。集積回 路設計中に複合機能ブロックを迅速に実装する1つの手 法としては、固定ネットリストの論理回路へのインスタ ンス化 (instantiation) が挙げられる。論理設計への 固定ネットリストのインスタンス化は、マイクロプロセ ッサ等の固定定義装置用のネットリストに対しては上手 く機能するが、様々な構成を備え得るマルチピラー等の ブロック用の固定ネットリストのインスタンス化は非効 率的である。例えば、設計が14ビットマルチピラーブ 40 ロックを要求するが、24ビットの固定ネットリストマ ルチピラーしか利用できない場合、得られる設計は、結 局、要求されるものよりも大きく、遅いものとなる。

【0012】集積回路設計中に複合機能ブロックを迅速 に実装する他の手法としては、マクロテンプレートを合 成ツールに対して供給する前に、設計者によるマクロテ ンプレート中のパラメタの変更を可能にするRTLで生 成されているマクロテンプレートを使用することが挙げ られる。マクロテンプレートの合成は、目標ライブラリ と詳細には関連付けられないので、この手法により得ら 50

れる結果は、複合機能ブロックの最適な実装とは言えな い。これは、従来の論理合成ツールは、機能を原始コン ポーネントまで分解した後、それらを目標ライブラリに バックアップしようと試み、しばしば特定の最適化セル を失うためである。さらに、マクロテンプレートは一般 的にHDLコードの羅列なので、マクロテンプレートが 顧客に配布される際、マクロテンプレートの開発者は、 マクロテンプレートに関連する大量の知的所有権を開示 することになる。

[0013]

【発明が解決しようとする課題】本発明は、上記した従 来技術の問題点を解決するためになされたものであり、 複合機能ブロック設計の開発者に対してある程度の知的 所有権保護を与えると共に、複合機能ブロックを効率的 に実装することを目的とする。

[0014]

【課題を解決するための手段】上記目的を達成するた め、請求項1に記載の発明に係るコンパイルツールを用 いた集積回路設計の開発方法は、(A) (a) ハードウ ェア記述言語テンプレートを生成するとともに、(b) ハードウェア記述言語テンプレートのためのパラメタフ ァイル及びパラメタチェックファイルを生成することに より、1個以上のハードウェア記述言語テンプレートを 開発するステップと、(D)合成用ハードウェア記述言 語の生成に際して用いるための設計仕様を開発するステ ップと、(C)合成用ハードウェア記述言語を生成する ステップと、(D)設計仕様及びハードウェア記述言語 テンプレートを使用して1個以上のマクロブロックのた めのネットリストを生成するステップと、を備えてい る。

【0015】また、請求項12に記載の発明に係るコン パイルツールを用いた集積回路設計の開発方法は、

(A) (a) 異なる機能を提供するために複数のハード ウェア記述言語テンプレートを生成するとともに、

(b) 複数のハードウェア記述言語テンプレートのため の複数のパラメタファイル及び複数のパラメタチェック ファイルを生成することにより、複数のハードウェア記 述言語テンプレートを開発するステップと、(B)合成 用ハードウェア記述言語の生成に際して用いるための設 計仕様を開発するステップと、(C)合成用ハードウェ ア記述言語を生成するステップと、(D)設計仕様及び 複数のハードウェア記述言語テンプレートを使用して、 1個以上のマクロブロックのためのネットリストを生成 するステップと、を備えている。

【0016】さらに、請求項16に記載の発明に係る集 積回路設計ツールは、中央演算装置及びこの中央演算装 置に接続されている記憶装置を有するコンピュータシス テムと、集積回路設計用の設計仕様を開発する際に用い るための、1個以上のハードウェア記述言語テンプレー ト、1個以上のパラメタファイル、及び1個以上のパラ

メタチェックファイルを取得する手段と、設計仕様を開発する手段と、設計仕様及びハードウェア記述言語テンプレートを使用して合成用ハードウェア記述言語を生成する手段と、設計仕様及びハードウェア記述言語テンプレートを使用してネットリストを生成する手段と、を備えている。

【0017】本発明は、テンプレート設計者の知的所有 権に対してある程度の保護を与えると同時に、カスタム 設計を作成するために設計に関するパラメタを論理設計 者が修正できるようにする暗号化済ハードウェア記述言 10 語(HDL)テンプレートを論理設計者に提供する改良 方法を提供する。本発明の主たる利点は、暗号化済HD レテンプレート及び関連マクロを論理設計者からの入力 と有効に結びつけてカスタム出力を提供することができ ることである。カスタム出力は全てのパラメタを含んで はいないので、論理設計者には、特定の実装のためのH DLだけが提供され、HDLテンプレートに関連する知 的所有権の全てが論理設計者に対して明かされることは ない。これにより、テンプレート設計者に対して知的所 有権に対するある程度の保護を与えると同時に、論理設 20 計者は、複合マクロブロックを効率的に実装することが できるようになる。

【0018】本発明の他の利点は、所定の設計に用いるための最適なマクロが、論理設計者によって提供される入力を用いてHDLテンプレート中にインスタンス化された各マクロをコンパイルすることにより生成されることにある。このことは、設計仕様の達成に役立つばかりでなく、論理設計の品質の向上にも役立つ。さらに、従来の合成ツールとは異なり、マクロブロックコンパイラは、目標ライブラリの詳細な情報を用いて機能する。こ 30のコンパイラは、適当な複合セルを小さな領域に直接インスタンス化し、得られるチップの経路決定性(routability)を向上させる。

[0019]

【発明の実施の形態】以下、本発明に係る集積回路設計中に複合機能ブロックを効率的に実装するための方法および装置を具体化した発明の実施形態について図面を参照して説明する。

【0020】図2は、本発明に係る集積回路の製造プロセスを示している。このプロセス80は、ステップ90 40で開始する。ステップ90では、ハードウェア記述言語(HDL)のテンプレートが生成される。HDLテンプレートは、ユーザあるいは論理設計者が「制御」あるいは修正しうる、設定可能なHDLコードの一部である。HDLテンプレートの生成方法は、図4を参照して後述する。HDLテンプレートが生成された後、ステップ91では、ユーザによって提供された情報を用いて設計の仕様が開発される。一般的に、設計仕様の開発ステップは、図1を参照して上述したように、集積回路全体の能力、また、チップ上における特定の寸法、及び特定のコ50

ンポーネントの配置に関連するパラメタを含んでいても 良い。ユーザにより提供された情報を使用する設計仕様 の開発は、図5を参照して後述する。

【0021】ステップ92では、ステップ91にて開発された設計仕様をステップ90にて生成されたHDLテンプレートと共に用いて、集積回路用ネットリストを合成するために用いることの可能なマクロネットリスト及びHDLが生成される。パラメタ及びパラメタチェックファイルもまた、合成可能なHDLの生成の際に用いることができる。合成可能なHDL、すなわち「合成用HDL」、の生成プロセスに含まれる詳細なステップは、図8を参照して後述する。この後、ステップ94にて、マクロネットリストの性能が確認される。コンパイル済マクロネットリストの性能が確認される。コンパイル済マクロの性能が仕様を満足しない場合には、新規のコンパイル済マクロを生成しても良い。すなわち、ステップ92は、好適なマクロネットリストが取得されるまで繰り返すことができる。

【0022】HDLの生成を可能にするために、特定の パラメタの組み合わせに固有のパスワードを要求しても 良い。このようなパスワードは、特定のホストコンピュ ータに関連付けられていても良く、また、有効期限を有 していても良い。パスワードを使用することにより、ベ ンダーは、特定の構成についてだけ合成可能HDLを生 成するようユーザを規制することができる。したがっ て、ユーザは、全ての順列をコンパイルすることによっ てテンプレートの内容を取得することが不可能となる。 【0023】マクロネットリストが仕様を満足する場 合、ステップ96にて、合成用HDLからネットリスト が合成される。このネットリストは、HDLで記述する ことができ、任意の好適な合成ソフトウェアを使用する ことによって合成することができる。ステップ98は、 合成されたネットリストの動作の確認である。合成済み のネットリスト及びマクロネットリストの動作または性 能が仕様を満足しない場合には、ステップ98は、ステ ップ92,94及び96を繰り返し実行させる。合成ネ ットリストの動作及び性能が確認されると、ステップ1 00にて論理設計者は、確認済ネットリストの記述をレ イアウトツール中に転送する。レイアウトツールによっ て実行されるレイアウトステップ100は、ゲートアレ イ、標準セル、あるいは、ビットスライスを形成するた めに、集積回路ダイ又はチップの「レイアウトエリア」 上におけるセルの実際の物理的配置を決定する。セルの ピンの間の接続、あるいは、「ワイヤ」の現実の経路も また、レイアウトステップ100にて決定される。

【0024】ステップ100にて生成されたデータは、一般的に、カルテック中間フォーマット(C.I.F.)であるが、このデータは、ステップ102にて、集積回路のマスクが製造されるマスク製造ツールへ転送される。このマスクは、集積回路チップ、あるいは、ダイを生成するために用いられる。マスクの生成は、図1を参照して

説明済みである。

【0025】マスクが生成された後、ステップ104にて集積回路が製造される。従来の回路製造方法は、フォトリソグラフィプロセスにおいて、ステップ102で生成されたマスクを使用する。チップ自体が製造されてしまうと、ダイ上の集積回路は、外部回路に対する接続を備えなければならない。これは、一般的に、集積回路にボンディングワイヤ及び/またはリードフレームを取り付けることによって達成される。この後、この回路は、プラスティック等のパッケージ材料に封入される。集積10回路の設計及び製造は、106で示されているこの時点で完了する。

【0026】図3には、集積回路製造システム31のブロック図が図示されている。システム31は、中央演算装置(CPU)32、I/Oスロット34、キーボード36、モニタ38、ROM40、RAM42、ディスクドライブ装置44、マスク生成装置46及びIC製造装置48を備えている。CPU32はI/Oポート34、及び、ユーザ入力装置、例えば、キーボード36と接続されている。HDLはI/Oポート34、ユーザ入力装20置36、あるいは、他の入力チャネル、例えば、ディスクドライブ44、を介して受け取ることができ、システム31に入力することができる。

【0027】一般的に、I/Oボート34を介して受け取られるHDL、あるいは、HDLテンプレートは、他のマシン(コンピュータ)から送られる。これは、例えば、ネットリストが他のコンピュータによって合成されるときの事例である。ユーザ入力装置36は、通常、キーボードの形式を採る。これにより、ユーザ、おそらく、論理設計者は、設計仕様を入力し、あるいは、CPUによって実行されるネットリストマルチピラーを制御することができる。一般的に、入力装置、または、キーボード36を使用する論理設計者は、CPU32に接続されているモニタ38を使用する。

【0028】システムプロセッサ31には、種々の型式 のディジタル記憶容量が設けられていることが好まし い。図3に示されるように、一般的に、このディジタル 記憶装置には、ROM40、RAM42、及びディスク ドライブ44が含まれる。ディスクドライブ44は、I ✓Oポート34又はユーザ入力装置36から受け取った 40 HDLを記憶し、あるいは、HDLをシステムに入力す るために用いることができ、また、ハードウェア記述プ ロセッサ31及びそのCPU32上で実行中のプロセス によって生成されるマスク生成データを記憶することが できる。ディスクドライブ44は、他の永久記憶装置、 例えば磁気テープやフロッピーディスク、によって置換 あるいは増補することができる。既述のように、元のネ ットリストは、例えば、 I/Oポート34又はユーザ入 力装置36のいずれか一方を通じて入力し、あるいは、 システム31上で直接合成することができる。

【0029】システム31は、ネットリストからマスク 生成データを開発する。このマスク生成データは、例え ば、ディスクドライブ44のようなディジタル記憶装置 に格納される。マスク生成装置46は、マスク生成デー タをCPU32から受け取る。この他に、(図示しない が) マスク生成装置46は、マスク生成データを、ディ スクドライブ44等のディジタル記憶装置から直接受け 取っても良い。マスク生成装置46は、ハードウェア記 述プロセッサの一部であっても良いし、別の装置であっ ても良い。このマスク生成データ、あるいは、C.I.F. は、フォトリソグラフィマスクを生成するためにマスク 生成装置46によって用いられる。これらのマスクは、 集積回路のコンポーネントをウェハ上に形成するため に、集積回路製造装置48によって使用される。このマ スクは、集積回路上のコンポーネントやこれらのコンポ ーネント間の接続を形成するために十分なものである。 集積回路製造装置48は、当業者に周知の半導体製造設 備、例えばエッチング装置、化学的気相成長(CVD) 機、リソグラフィ機等、を有している。

【0030】システム31によるプロセスの最終生成物は、パッケージされた集積回路50である。このパッケージIC50は、マスク生成装置46によって生成されたマスクを使用して生成されたダイ52を含んでいる。この半導体デイ52は、一般的に、ディジタル集積回路、及び回路をリード53に接続するためのI/Oパッド51を有している。I/Oパッド51は、任意の従来方法、例えば、ボンディングワイヤによってリード53と接続することができる。

【0031】既述のように、ネットリストは、コンポーネント(セル)及びそれらの理論的相互接続を順に特定するネットを記述する。換言すれば、ネットリストは、論理設計の理論的な記述である。複合論理設計に対しては、テンプレートを用いることで、RTLを合成ツールに入力する前に論理設計者が論理設計に関連するパラメタを修正できるようにすることができる。

【0032】図4は、HDLテンプレート生成プロセスを詳細に示す。このプロセス90は、300にで始まり、ステップ302では、種々の機能に固有の多数のHDLテンプレートが生成される。一つの実施形態では、これらの種々の機能はハイレベル機能であっても良い。ステップ304では、パラメタファイル及びパラメタチェックファイルが各HDLテンプレートについて生成される。各HDLテンプレートのパラメタに関連する部分は、HDLテンプレートから取得され、パラメタファイルを生成するために用いられる。このため、パラメタファイルは、パラメタファイルに関連付けられたHDLテンプレートに対するグローバルパラメタを定義するために用いられる情報を含んでいる。

【0033】図5を参照して後述するように、このパラ 50 メタファイルは、通常、HDLテンプレート用のユーザ

入力ウィンドを定義するために用いることのできる情報も含んでいる。すなわち、このパラメタファイルは、通常、グラフィカルユーザインターフェイス(GUI)を定義するために用いられる。一般的に、コンパイルツールに固有のスクリプト言語で記述されるパラメタチェックファイルは、パラメタファイル内のパラメタを検査してパラメタが正当なエントリであるか否かを判定するために用いられる。換言すれば、パラメタチェックファイルは、パラメタファイル上にて誤り検査を行うために用いられる。パラメタファイル及びパラメタチェックファ 10イルの例は、図10、並びに図11及び図12にそれぞれ示されている。

【0034】ステップ306では、HDLテンプレートが暗号化される。テンプレートを暗号化するために用いることのできるサードパーティ製暗号化及び解読ソフトウェアツールは、「FLEXcrypt」の製造元であるカリフォルニア州キャンベル市のグローブトロッタソフトウェア(Globetrotter Software, Inc.)を含む多くのベンダーから入手可能である。HDLテンプレート及びマクロの生成及び暗号化のプロセスは、308にて完了する。

【0035】図5は、設計仕様開発プロセスを詳細に示す。このプロセス91は400にて始まり、ステップ402では、パラメタファイルを用いてメニューが生成され、スクリーンディスプレイ上に表示される。パラメタファイル内のメニュー関連情報には、例えば、ディスプレイ中のメニュー項目のタイトルの定義に用いることの可能な「メニュータイトル」が含まれていても良い。表示されるメニューの内容は、図6を参照して後述する。メニューが生成されて表示された後、ステップ404に30てユーザからの入力を受け取る。この入力には、パラメタ形式の設計仕様や、パラメタを使用するオペレーションの実行要求や、設計仕様開発プロセスの中断要求が含まれる。

【0036】ステップ406では、ユーザから受け取った入力のタイプに関する判定がなされる。この実施形態では、パラメタ、ユーザ入力受け取りプロセスの中断要求、あるいは、メニュー生成に用いられたパラメタファイルに関連するパラメタのコンパイルまたは評価、のいずれのタイプに入力が当てはまるか判定される。入力タ40イプがパラメタであると判定された場合、プロセス制御は、ステップ404に戻る。入力タイプがユーザ入力受け取りプロセスの中断要求であると判定された場合、本プロセスは422で完了する。

【0037】ステップ406にて、入力はパラメタファイル中のパラメタのコンパイルまたは評価要求であると判定された場合には、プロセス制御は、ステップ408に進む。ステップ408では、適当なパラメタチェックファイルを用いてパラメタ範囲が検査される。すなわち、このパラメタチェックファイルは、パラメタチェッ50

クファイルに関連付けられたパラメタファイル中の入力 済パラメタ上で誤り検査を実行する。この誤り検査の 後、ステップ410では、入力済パラメタのいずれかが 範囲を外れていないかどうか判定される。1個以上のパ ラメタが範囲を外れていると判定された場合には、ステ ップ412にてスクリーン上にエラーメッセージが表示 される。エラーメッセージが表示された後、プロセス制 御は、ユーザに範囲外のパラメタを変更する機会を与え るために、ユーザからの入力を受け取るステップ404 に戻る。

【0038】ステップ410にて、範囲外のパラメタが 1個もないと判定された場合には、プロセス制御は、ス テップ414に進む。ステップ414では、ステップ4 04にてユーザから受け取った入力が、HDLテンプレ ートを評価し、結果として得られる設計に用いられるマ クロブロックの適切なバージョンを決定することの要求 であったか、あるいは、コンパイル要求であったかが判 定される。入力が設計の評価要求であった場合には、ス テップ416にて、パラメタに関連付けられたHDLテ ンプレートが解読ツールを用いて解読される。HDLテ ンプレートが解読されると、現実の設計において用いる ための、最良の、あるいは、最適なマクロブロックアー キテクチャがステップ418にて決定される。コンパイ ラツールは、要求されたマクロブロックの異なるアーキ テクチャについてのネットリストを生成し、最良のもの を選択する。例えば、マクロブロックが加算器で用いら れる場合には、といった、加算器の幾つかの異なるアー キテクチャ、例えばキャリルックアヘッド (carry-look ahead) やキャリスキップ (carry skip) 、がコンパイ ルされ、得られるネットリストのサイズ、タイミング、 及び他の属性が解析されることになる。最良のマクロブ ロックは、例えばタイミングや性能といった点において 特定の設計仕様を満足するのに最も役立つマクロブロッ クである。最適マクロブックのアーキテクチャが識別さ れた後、プロセス制御は、ステップ404に戻る。ステ ップ412にて、入力はコンパイル要求、すなわち、コ ンパイル命令、であると判定された場合には、設計仕様 の開発プロセスは、420で完了する。

【0039】図6は、パラメタファイル中に設けられた情報から生成されるメニュー表示を図示する。メニュー500は、一般的に、GUIであり、ユーザがキーボード、及び好適なポインティング装置、例えばマウス、を用いてメニュー500のフィールドにアクセスできるようにモニタ上に表示される。図示の実施形態では、メニュー500は、同期先入れ先出し(FIFO)メモリに使用される入力情報を取得するように設定される。メニュー500は、ユーザにより与えられる情報の全タイトル、すなわち「同期FIFOテンプレートコンパイラ」を定義するために用いられるメニュータイトル502、を有している。

【0040】FIFOと連携するランダムアクセスメモ リ(RAM)に関する種々の物理バラメタは、ユーザが 与えることができる。例えば、「ワード奥行(word dep th) 」 504及び「ワード幅 (word width) 」 506を 特定することが可能である。ワード奥行504及びワー ド幅506は共に、それぞれ、RAMについての奥行及 び幅の表示を与える整数である。「RAMタイプ」50 8は、FIF〇のメモリコアについての構成を表示す る。図示の実施形態では、ユーザは、論理設計の要件に 応じて、RAMタイプ508をラッチタイプ510、フ 10 リップ/フロップタイプ512、あるいは、RA5タイ プ514の中から選択する。

【0041】FIFOのメモリコアが満杯であるか否か を示すために用いられる「フルフラグ」516信号の追 加は、ユーザが選択することができる。同様に、メモリ コアが空であるか否かを示す「エンプティフラグ」51 8も選択することができる。FIFOのうち何ワードが データを含んでいるかを示す「FIF〇奥行インジケー タバス」520も選択することが可能である。

【0042】ラッチ510がRAMタイプ508として 20 選択される場合、論理設計者が望むなら、テストモード ピンを有するラッチを具体化、あるいはインスタンス化 することができる。「ラッチRAM用スキャンテストモ ードピン」選択522は、入力選択ボックス524から 適当なスキャニングオプションを選択することにより実 行することができる。入力選択ボックス524中のスキ ヤニングオプションには、図示のようにRAMに対して 用いられるラッチはスキャン型であるべきでないことを 示す「なし」オプションが含まれ得る。他のオプション には、RAMに対して用いられるラッチはテストモード 30 ピンに対するバッファ信号(buffered signal)を含む ことを示す「バッファ」オプション、及びあらゆる種類 のバッファリングを用いないでラッチの全テストモード ピンが互いに接続されるべきであることを示す「非バッ ファ」オプションが含まれる。・

【0043】「コンポーネント名」526は、設計され ているコンポーネントの名称を特定するために用いられ る。ある実施形態では、デフォルトのコンポーネント名 528は、メニュー500によって特定されるコンポー ネントの名称であっても良い。例えば、図示するよう に、デフォルトのコンポーネント名528は、「fifo」 である。同様に、「出力ファイル名」530は、コンポ ーネント名526によって識別されたコンポーネントを 含むファイル名を特定するために用いられる。デフォル ト出力ファイル名532は、コンポーネントの名称と同 じにすることができ、図示の実施形態では「fifo」であ

【0044】メニュー500はまた、コマンドを選択し て呼び出すために活性化されるインターフェースを有し ている。「評価」コマンド534は、図5を参照して前 50 ンセットと共同して各マクロブロックの性能を判定する

述したように、入力済パラメタの範囲を検査したり、入 力済パラメタを用いて生成されたテンプレートを解読し たり、テンプレート中に与えられた設計仕様を満足する ために用いる最良のマクロブロックアーキテクチャを決 定するために選択することができる。「コンパイル」コ マンド536は、図5を参照して前述したように、入力 済パラメタの範囲を検査したり、テンプレートを解読し たり、入力済パラメタを使用して合成用HDLを生成し たり、マクロブロックをコンパイルするために選択する ことができる。「閉じる」コマンド538は、メニュー 500を用いた情報入力プロセスを中止または終了させ るために選択することができる。ある実施形態では、 「ヘルプ」コマンド540が選択されると、メニュー5

00中のいくつかのパラメタを定義することが可能な情 報を含む「ヘルプメニュー」が表示されるようにするこ とができる。他の実施形態では、ヘルプコマンド540 は、メニュー500中に図示されるパラメタに関連する ヘルプメニューを含み、特定のヘルプメニューにアクセ スするために用いることが可能な情報を含む総合メニュ ーを表示しても良い。

【0045】図7は、設計仕様を開発する際に用いる適 当なマクロブロックアーキテクチャを決定するプロセス を詳細に示している。このプロセス418は、600に て始まり、ステップ602では、所望のオプションセッ トのリストを生成するため、あるいは、所望のパラメタ 組み合わせのリストを生成するために、HDLテンプレ ートに関連付けられたパラメタファイルが用いられる。 ある実施形態では、パラメタファイルをトラバースする ことで、全ての可能性あるパラメタ組み合わせの順列 (permutation) が見つかる。これらの順列は、この 後、所望のオプションセットのリストを生成するために 用いられる。他の実施形態では、所望のオプションセッ トのリストは、全ての可能性あるオプションセットのサ ブセットである。ステップ604では、オプションセッ トのリストから1個のオプションセットが選択される。 ステップ606では、未だ選択及び解析のされていない オプションセットが残っているかどうかが判断される。 選択すべきオプションセットが残っていない場合、論理 設計の合成に用いるための適当なマクロブロックの決定 40 のために所望のオプションセットの全てが既に選択及び 解析された旨が表示され、適切なマクロブロックを選択 するプロセスは612にて完了する。

【0046】ステップ606において、選択可能な他の 所望のオプションセットが残っていると判断された場 合、プロセスフローは、ステップ608に進む。ステッ プ608では、HDLテンプレートにインスタンス化さ れたマクロブロックが選択オプションセットを用いてコ ンパイルされる。HDLテンプレートを用いてインスタ ンス化された各マクロブロックは、選択されたオプショ

ために呼び出され、コンパイルされる。

【0047】ステップ610では、コンパイル済マクロ ブロックが解析される。そして、解析の結果は、通常、 論理設計者が読むことのできるレポートの中で評価およ び提示される。このレポートには、オプションセットを 用いてコンパイルされた各マクロブロックの論理設計の サイズ、速度、及び間隙率(porosity)、すなわち実際 のチップ上に与えられた設計の経路決定の容易さの尺 度、の評価が含まれていても良い。但し、これらに限ら れるわけではない。解析及び続く評価の結果は、通常、 所期の目的に用いるために最適なマクロブロックを決定 するために用いられる。コンパイル済マクロブロックが 解析及び評価されると、プロセス制御は、ステップ60 4に戻り、次のオプションセットを選択する。プロセス 制御がステップ604に戻ると、マクロブロックを用い てすでにコンパイルされたオプションセットに基いて、 所期の目的に用いるために最適なマクロブロックに関す る情報が利用可能になる。

【0048】図8は、設計仕様及びHDLテンプレート を用いて合成用HDLを生成するプロセスの詳細を示し 20 ている。合成用HDLを生成するために用いられるテン プレートが暗号化される。プロセス92は700にて始 まり、ステップ702では、テンプレートファイルへの ポインタ及びパラメタをテンプレートコンパイラが受け 取る。ポインタが指示するテンプレートファイルには、 「上位」テンプレート、及び上位テンプレートによって 使用される「下位」テンプレートが含まれる。指示され るテンプレートファイルは、暗号化済テンプレートファ イルである。ステップ704では、テンプレートファイ ルは、解読ツール、例えば図4を参照して前述したサー 30 ドパーティ製の解読ツール、を用いて解読される。一般 的に、上位テンプレートファイル、及び上位テンプレー トファイルによって要求される下位テンプレートファイ ルのみが解読される。

【0049】上位テンプレートファイルは、ステップ7 06にて実行される。この上位テンプレートファイルの 実行により、全ての必要なサブファイル、あるいは、上 位テンプレートファイルが要求することの可能な従属下 位テンプレートファイルが実行される。ある実施形態で は、下位テンプレートファイルが、他の下位テンプレー 40 トファイルの実行を引き起こしても良い。合成用HDL 生成プロセスにおける上位テンプレートファイルの実行 ステップ、及び必要なサブファイルの実行ステップは、 呼出のネスティングに備える。すなわち、各サブファイ ルは、実行されるべきサブファイルが無くなるまで継続 して実行される。サブファイルは、順次に他のサブファ イルを呼び出すことができる。当業者であれば理解でき るように、ファイル又はサブファイルの実行は、再帰的 な実行 (recursive execution) という結果になっても 良い。すなわち、上位ファイル、あるいは、サブファイ 50 ンプレートファイルから次のコマンドが選択される。

ルは、一連の呼出を通じて自身を直接的、あるいは、間 接的に呼び出すことができる。本実施形態では、この再 帰 (recursion) は、オペレーティングシステムによっ て処理される。テンプレートファイルの実行の詳細は、 図9を参照して後述する。上位テンプレートファイル、 及び全ての必要なサブファイルの実行により、合成用H DLの生成およびマクロブロックのネットリストへのコ ンパイルが行われる。この後、合成用HDLの生成プロ

セスは708にて完了する。

16

【0050】図9は、テンプレートファイル実行プロセ スを詳細に示している。このプロセス706は、800 にて始まる。ステップ802では、テンプレートファイ ルからコマンドが選択される。選択されたコマンドは、 一般的に、テンプレートファイル中にて入手可能な第1 の非実行コマンドライン、あるいは、次の命令である。 上位テンプレートファイルは、コード化されたコマンド をも含む場合があるが、上位テンプレートファイルは、 通常、下位テンプレートファイルを呼び出すように機能 する。上位ファイルの例は、図13に見ることができ る。ステップ804では、テンプレートファイル(これ は上位テンプレートファイルであっても良い)からの最 後のコマンドが実行されたかどうか判定される。実行さ れるべき命令が残っていない場合には、テンプレートフ アイル実行プロセスは、816にて完了する。テンプレ ートファイル実行プロセスは再帰的である。すなわち、 最初の上位テンプレートからの全ての命令が実行される まで、合成用HDLを生成しインスタンス化マクロをコ ンパイルするプロセスは継続する。すなわち、プロセス 706が繰り返し実行されることになる。

【0051】実行されるべきコマンドが存在する場合に は、プロセス制御は、ステップ806に進む。ステップ 806では、どのタイプの命令がテンプレートファイル から選択されたかが判定される。本実施形態では、次の 4つのタイプのコマンドを選択することができる。すな わち、マクロブロックプログラムを呼び出すコマンド、 他のテンプレートファイルを実行するコマンド、上位テ ンプレートファイル中に含まれるコード化済コマンドを 実行するコマンド、及びテンプレートグラフィカルユー ザインターフェース (GUI) へ戻るコマンドの四つで ある。

【0052】呼び出されるコマンドのタイプがマクロブ ロックプログラムを呼び出すコマンドである場合、プロ セス制御は、ステップ806からステップ808に移行 する。ステップ808では、マクロブロックプログラ ム、あるいは、コンパイラが呼び出される。マクロブロ ックプログラムは、GUIにて特定されたパラメタに基 いて適当なマクロブロック用のネットリストを作成す る。マクロブロックプログラムが呼び出された後、プロ セス制御は、ステップ802に戻り、実行されるべきテ

【0053】呼び出されるコマンドのタイプがテンプレートファイル実行の呼出であるとステップ806で判定された場合には、図8を参照して前述したように、ステップ810にて合成用HDL生成ステップ全体が繰り返し実行され、任意の要求暗号化テンプレートファイルが解読される。テンプレートファイルが解読される。テンプレートファイルが解読された後、プロセス制御はステップ802に戻る。再帰法がサポートされているので、呼び出されているテンプレートファイルは、呼出元テンプレートと同一であっても良い。

【0054】呼び出されたコマンドのタイプがテンプレ 10 ートGUIに戻る要求であるとステップ806で判定さ れた場合には、プロセス制御はステップ806からステ ップ818に進む。ステップ818では、解読ツールが 呼び出され、未だ解読されていない任意の要求テンプレ ートファイルが解読される。換言すれば、図8を参照し て前述したように、合成用HDL生成ステップ全体が繰 り返し実行され、任意の要求暗号化テンプレートファイ ルが解読される。例えば、上位テンプレートファイルは UARTに対して固有であるが、FIFOメモリに関連 する情報が上位テンプレートファイルによって呼び出さ 20 れる場合、FIFOメモリに関連するテンプレートファ イルを解読する必要がある可能性がある。ある実施形態 では、GUIを用いることで、論理設計者が「新規」 な、依然として暗号化されている、解読されるべきテン プレートファイルに関連する設計仕様を入力することが できるようになる。他の実施形態では、論理設計者から のいかなる新規入力をも用いることなく、新規のテンプ レートファイルに関連するパラメタファイル中の仕様が 用いられる。テンプレートファイルが解読された後、プ ロセス制御はステップ802に戻る。

【0055】テンプレートファイルが解読され、ネットリストを用いて論理設計がレイアウトされた後は、図2を参照して前述したように、集積回路マスクを生成するためにマスク製造ツールを用いることができる。この集積回路マスクは、集積回路チップまたはダイを生成するために用いられる。このマスク生成装置は、ネットリストを合成するために用いられる機械と同じもの又はその一部であっても良い。一般的に、フォトリソグラフィプロセスでは、マスクを用いて集積回路が生成される。チップ自身が製造されると、ダイ上の集積回路は外部回路に対する接続を備えていなければならない。これは、一般的に、集積回路にボンディングワイヤ及び/またはリードフレームを取り付けることによって達成される。こ

の後、回路は、プラスティック等のパッケージ材料に封 入され、これにより、集積回路が製造される。

【0056】以上、いくつかの発明の実施の形態に基づき本発明を説明したが、本発明の趣旨から逸脱しない範囲で種々の変更物、改良物、均等物が存在する。また、本発明に係る方法および装置の双方を実現する他の種々の方法が存在することにも留意すべきである。

【図面の簡単な説明】

【図1】 従来技術に係る集積回路の設計及び製造プロセスを示すフローチャートである。

【図2】 本発明に係る集積回路の設計及び製造プロセスを示すフローチャートである。

【図3】 集積回路の形成に用いられるシステムを示すブロック図である。

【図4】 HDLテンプレート生成プロセスを詳細に示すフローチャートである。

【図5】 設計仕様開発プロセスを詳細に示すフローチャートである。

【図6】 パラメタファイル中に備えられている情報に 基づき生成されるメニュー表示を示す説明図である。

【図7】 最良マクロブロックの決定プロセスを詳細に示すフローチャートである。

【図8】 合成用HDLを生成するために設計仕様及び HDLテンプレートを使用するプロセスを詳細に示すフローチャートである。

【図9】 テンプレートファイル実行プロセスを詳細に示すフローチャートである。

【図10】 パラメタファイル及びパラメタチェックファイルの第1の例を示す説明図である。

30 【図11】 パラメタファイル及びパラメタチェックファイルの第2の例を示す説明図の前半部分である。

【図12】 パラメタファイル及びパラメタチェックファイルの第2の例を示す説明図の後半部分である。


【図13】 上位ファイルを例示する説明図である。 【符号の説明】

3 1 …集積回路製造システム、3 2 …中央演算装置(CPU)、3 4 … I /Oスロット、3 6 …キーボード、3 8 …モニタ、4 0 … R OM、4 2 … R AM、4 4 …ディスクドライブ、4 6 …マスク生成装置、4 8 … I C製造装置、5 0 …パッケージ I C、5 2 …ダイ、5 3 … リード、5 0 0 …メニュー、5 0 4 …ワード奥行、5 0 6 … ワード幅。

[図1]



· · · · · · · · ·





従来技術




80 <

【図6】











【図7】




【図4】

90 <


F




【図5】



【図8】



【図9】



【図10】

TITLE "Synchronous Interface FIFO - 1 Clock - Template"
MENUTITLE "Synchronous Interface FIFO - 1 Clock"
CHECKFILE "fifo.hpc"
VERILOGHDLFILE "fifo_ver.htf"
VHDLHDLFILE "fifo_vhd.htf"
HELPFILE "sisfifo.pdf"
SHORTNAME "sisfifo"
VERSION "1.0"
TEMPLATEENABLED

DESCRIPTION

Example:\n-

To compile a 8x8 fifo with Full & Empty flags\n-hdli -shell sisfifo -FE -d 8 -b 8 -o test"

variable GUI Right Hand Elements Shell Field # name question tag type Text TP | DEPTH | "Word Depth:" I-d | INTEGER 1"[4:2048]" | 11 "Word depth" TP | WIDTH | "Word Width:" 1-b1INTEGER 1"[1:128]" | | | Word width" TP | DAMTYPE | "Memory Type:" 1-cl RADIO i i-"Latch" "Flip/Flop" "RA5" 1-"Use Latches for the memory core." -"Use Flip/Flops for the memory core." -"Use a compiler RA5 ram for the memory core." TP | SCAN | "Scan Testmode pin for Latched Memory:" | -T | OPTION | | | "None" "Buffered" | "Unbuffered" | "No Testmode provided" "Buffered Testmode pin provided" "Unbuffered Testmode pin provided" TP | DECODE | "Read Decode Type for Latched Memory:" | -D | RADIO | | 0 | - "Muxed" "Tristate" |-"Use Muxes to generate the Read decode" "Use Tristates to generate the Read decode" TP | RESET l "Controller Reset Type:" | -r | RADIO | | | O | "Asynchronous" "Synchronous" I-"Provide a asynchronous FIFO controller reset" "Provide a synchronous FIFO controller reset" TPIFULL | "Full Flag?" 1+F1RADIO 111 "No" "Yes" I-"Provide full flag" TP | EMPTY | "Empty Flag?" I+EIRADIO | | | | No" "Yes" |-"Provide empty flag" TP | LEVELBUS | "FIFO Depth Indicator Bus?" | +L | RADIO "Yes" I "Provide Deptĥ bus"

. . .

【図11】

```
#print("Synchronous Interface - Synchronous FIFO - Version ",VERSION,"\n");
 #if (DEPTH < 4)
 # error("The \"Word Depth\" must be greater than 4.\n");
 # exit(1);
 #endif
 ##
 #if (DEPTH > 2048)
 # error("The \"Word Depth\" must be less than or equal to 2048.\n");
 # exit(1);
 #endif
 ##
 #if ( DEPTH*WIDTH > 16384 && RAMTYPE == 2)
 # error("The total number of bits for a RA5 RAM must be less than 16384.\n");
 # exit(1);
 #endif
 #if ( DEPTH > 64 && RAMTYPE < 2)
# error("If the depth is greater than 64 the \"RAM Type\"\nmust be of a compiled type
 (ie. RA5).\n");
 # exit(1);
 #endif
##
#if (WIDTH < 1)
# error("The \"Word Width\" must be greater than 0.\n");
# exit(1);
#endif
11 11.
#if (WIDTH > 128)
# error("The \"Word Width\" must be less than or equal to 128.\n");
# exit(1);
#endif
##
#if (SCAN && RAMTYPE == 1)
# error("A Flip/Flop memory is fully SCAN testable, so this options is not
needed.\n");
# exit(1);
#endif
##
#if (SCAN && RAMTYPE > 1)
# error("The Scan option is only available for Latch based memories.\n");
# exit(1);
#endif
##
```

【図12】

```
#if (RAMTYPE == 2 && (substr(TARGETLIB,1,4) != "vsc7" &&
substr(TARGETLIB,1,4) != "vsc6"))
# error("The RA5 Ram is only supported in cell-based .6um and .5um technologies.\n");
 # exit(1);
 #endif
##
#if (RAMTYPE == 2 \&\& DEPTH < 8)
# error("The RA5 Ram only supports depths greater than 8.\n");
# exit(1);
#endif
##
#if (ESTONLY)
All options are valid for this template. Push the "View DOC" button for
more information.
#endif
#include fifo_conns.htf
#if (LANGUAGE & LANG_VERILOG)
#include fifo_ver_doc.htf
#endif
#if (LANGUAGE & LANG_VHDL)
#include fifo_vhd_doc.htf
#endif
#exit(0):
```

【図13】

```
#string RAM_NAME;
  #string DLY_NAME;
  #int status;
 #int statusall;
 #status = 0;
 \#statusall = 0;
 #RAM_NAME = FILENAME "_ram";
#DLY_NAME = FILENAME "_dly";
 ## BUILD THE PORT LIST
 #include fifo_ver_head.htf
 #if(RAMTYPE == 0)
 ## LATCH RAM
 #include fifo_ver_0.htf
 #endif
 #if (RAMTYPE == 1)
## FF RAM
 #include fifo_ver_1.htf
 #endif
 #if (RAMTYPE == 2)
## RA5 RAM
#include fifo_ver_2.htf
#endif
## BUILD THE TESTBENCH
#include fifo_ver_tb.htf
#if (TOOLSET == "Synopsys")
## BUILD THE SYNOPSYS SYNTHESIS SCRIPT
#include fifo_ver_syn.htf
#endif
#if (TOOLSET == "Compass")
## BUILD THE COMPASS SYNTHESIS SCRIPT
#include fifo_ver_cmp.htf
#endif
#exit(statusall);
```